PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-270468

(43)Dat of publication of application: 14.10.1997

(51)Int.CI.

H01L 21/8244 H01L 27/11

(21)Application number : 08-077459

(71)Applicant : FUJITSU LTD

(22)Date of filing:


29.03.1996

(72)Inventor: HIGUCHI TAKESHI

(54) CMOS TYPE SRRAM CELL AND SEMICONDUCTOR DEVICE USING IT

(57)Abstract:

PROBLEM TO BE SOLVED: To speed up access. SOLUTION: An SRAM cell is rectangular in a longitudinal direction, nMOS transistors QN1 and QN3 are arranged in a region 13A at one side in the longitudinal direction of this rectangle, nMOS transistors QN2 and QN4 are arranged in a region 13B at the opposite side of this side, pMOS transistor QP1 and QP2 are arranged in a central part of the rectangle, and element separation regions 14A and 14B are formed between the regions 13A and 12 and between the regions 13B and 12. And pMOS transistors QP1 and QP2 are respectively arranged at nMOS transistors QN1 side and QN2 side within the region 12, bit line direction is perpendicular to the longitudinal direction, and the word wire direction is parallel to the longitudinal direction. Also, nMOS transistors QN1 and QN4 and pMOS transistor QP1 are respectively arranged at one end side of said perpendicular direction in the regions 13A, 13B and 12. and nMOS transistors QN3, QN2 and pMOS transistor 52 are arranged at the opposite side of the one end side.



LEGAL STATUS

[Date of request for examination]

20.12.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

		,	
			•
			-
			•
			w. <u></u>
			•
	•		



(19)日本国特許庁(JP)

27/11

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-270468

(43)公開日 平成8年(1997)10月14日

技術表示管所

(51) Int.CL⁴ H 0 1 L 21/8244

做別記号

庁内整理番号

HO1L 27/10

PΙ

381

審査請求 未請求 請求項の数12 OL (全 13 頁)

(21)出竊垂号

特願平8-77459

(71)出順人 000005223

宫士通株式会社

(22)出廢日

平成8年(1996) 3月29日

钟奈川県川崎市中原区上小田中4丁目1番

1号

(72) 発明者 樋口 剛

神奈川県川崎市中原区上小田中1015番地

官士通株式会社内

(74)代理人 弁理士 松本 貞吉


(54) 【発明の名称】 CMOS型SRAMセル及びこれを用いた半導体装置

(57)【要約】

【課題】アクセスを高速化する。

【解決手段】SRAMセルは長手方向を有する矩形であ り、nMOSトランジスタQN1及びQN3が該矩形の 長手方向一端側領域13Aに配置され、nMOSトラン ジスタQN2及びQN4が該一端側と反対側の領域13 Bに配置され、pMOSトランジスタQP1及びQP2 が矩形の中央部に配置され、領域13Aと領域12との 間及び領域13Bと領域12との間に素子分離領域14 A及び14Bが形成され、pMOSトランジスタQP1 及びQP2がそれぞれ領域12内のnMOSトランジス タQN1側及びQN2側に配置され、ビット線方向が該 長手方向と直角であり、ワード線方向が該長手方向と平 行である。nMOSトランジスタQN1、QN4及びp MOSトランジスタQP1がそれぞれ領域13A.13 B及び12の該直角な方向の一端側に配置され、nMO SトランジスタQN3、QN2及びpMOSトランジス タQP2が該一端側と反対側に配置されている。

(A)は京し形SRAMセルの生物体領域及びポウンツコン記象のペナーン図、(8)は(A)中の118-118球断原図



【特許請求の範囲】

ı

【請求項1】 クロス接続された第1及び第2のnMO Sトランジスタと、該第1及び第2のnMOSトランジ スタのドレインと電源機との間にそれぞれ接続された第 1及び第2のpMOSトランジスタとを備えたSRAM セルを有する半導体装置において、

該第1及び第2のnMOSトランジスタが形成される基 板表面のn MOS形成領域及び該第1及び第2のp MO Sトランジスタが形成される基板表面のpMOS形成頃 域の延在方向がそれぞれビット線の延在方向と平行であ 10 ることを特徴とする半導体禁窟。

『前来項2』 電源電位供給線と基準電位供給線との間 に第1pMOSトランジスタと第1nMOSトランジス タとが直列接続され、該第1pMOSトランジスタのゲ ートと該第1mMOSトランジスタのゲートとが短格さ れた第1CMOSインバータと、

設置源電位供給線と該基準電位供給線との間に第2 p M OSトランジスタと第2nMOSトランジスタとが直列 接続され、該第2pMOSトランジスタのゲートと該第 2nMOSトランジスタのゲートとが短絡された第2C 20 MOSインバータと、

第1ビット線と該第1nMOSトランジスタのドレイン との間に接続され、ゲートにワード線が接続された第3 nMOSトランジスタと、

第2ピット線と該第2nMOSトランジスタのドレイン との間に接続され、ゲートに該ワード線が接続された第 4 n MOSトランジスタと、

が半導体基板に形成され、該第1pMOSトランジスタ のゲートが試第2nMOSトランジスタのドレインに接 続され、該第2pMOSトランジスタのゲートが該第1 nMOSトランジスタのドレインに接続されたCMOS 型SRAMセルにおいて.

該軍1nMOSトランジスタと該第3nMOSトランジ スタとが第1領域に配置され、

該第2nMOSトランジスタと該第4nMOSトランジ スタとが第2領域に配置され、

該第1pMOSトランジスタと該第2pMOSトランジ スタとが、該第1領域と該第2領域の間の第3領域に配 湿され.

該第1領域と該第3領域との間及び該第2領域と該第3 領域との間に素子分離領域が形成され、

該第1ビット核及び該第2ビット線の方向が、該第1領 域から該第2領域への長手方向と昭直角である。 ことを 特徴とするCMOS型SRAMセル。

【請求項3】 上記第1nMOSトランジスタ、第4n MOSトランジスタ及び第1pMOSトランジスタがそ れぞれ上記第1領域、第2領域及び第3領域の上記長手 方向と脳直角な方向の一端側に配置され、

上記第3nMOSトランジスタ、第2nMOSトランジ スタ及び第2pMOSトランジスタがそれぞれ該第1領 50 【請求項9】 上記第1~4nMOSトランジスタ並び

2 域、第2領域及び第3領域の該長手方向と昭直角な方向 の他端側に配置されている.

ことを特徴とする請求項2記載のCMOS型SRAMセ

【請求項4】 上記第1nMOSトランジスタと上記第 3nMOSトランジスタとが上記長手方向と昭直角な方 向に並置され、

該第1nMOSトランジスタの一方のn型半導体領域と 該3mMOSトランジスタの一方のm型半導体領域とが 共通領域であり.

上記第2nMOSトランジスタと上記第4nMOSトラ ンジスタとが該長手方向と略直角な方向に並置され、

該第2nMOSトランジスタの一方のn型半導体領域と 該4nMOSトランジスタの一方のn型半導体領域とが 共通領域である.

ことを特徴とする請求項3記載のCMOS型SRAMセ

【請求項5】 上記第1pMOSトランジスタが上記第 3 領域内の上記第1 領域側に配置され、

上記第2 p M O S トランジスタが該第3領域内の上記第 2領域側に配置されている。

ことを特徴とする請求項4記載のCMOS型SRAMセ

【論求項6】 上記第1nMOSトランジスタのゲート と上記第1 p MOSトランジスタのゲートとが1本の第 1ポリシリコン配根で連続しており、該第1ポリンリコ ンがコンタクトホールを通って上記第2pMOSトラン ジスタのドレインに接続され、

上記第2nMOSトランジスタのゲートと上記第2pM OSトランジスタのゲートとが 1 本の第2 ポリンリコン 配線で連続しており、該第2ポリシリコンがコンタクト ホールを通って上記第1pMOSトランジスタのドレイ ンに接続されている、

ことを特徴とする請求項5記載のCMOS型SRAMセ

【請求項7】 上記CMOS型SRAMセルは矩形であ り、上記長手方向は該矩形の長手方向であり、

上記第1領域及び第2領域はそれぞれ該矩形の長手方向 一端側及び他端側であり、上記第3領域は該矩形の中央 部である、

ことを特徴とする請求項3乃至6のいずれか1つに記載 のCMOS型SRAMセル。

【請求項8】 上記第3領域に上記長手方向と略直角な 方向に沿って上記電源電位供給線が配置され、

上記矩形の長手方向に対向する辺の各々に沿って上記基 準電位供給線が配置され.

該長手方向に沿って上記ワード線が配置されている、 ことを特徴とする請求項7記載のCMOS型SRAMセ

に上記第1及び第2pMOSトランジスタは、上記矩形の中央点について略点対称に配置されている。

ことを特徴とする請求項7又は8記載のCMOS型SR AMセル

【請求項10】 請求項2乃至9のいずれか1つに記載のCMOS型SRAMセルが格子状に配置されたメモリセルアレイと、

該メモリセルアレイに対しデータの書き込み及び読み出 しを行うための周辺回路と。

を有することを特徴とする半導体装置。

【請求項11】 請求項9記載のCMOS型SRAMセルを有し、

該CMOS型SRAMセルは、上記矩形の長手方向の一辺を共通にして配置したときに該一辺について互いに根対称な第1形と第2形とが在り、

上記メモリセルアレイは、該第1形のCMOS型SRA Mセルと該第2形のCMOS型SRAMセルとが該長手 方向及び該長手方向と直角な方向について交互に配置され、

該矩形の該長手方向にワード線が配置され、

該第1形のCMOS型SRAMセルの上記第3nMOS トランジスタのゲートがメタル配線を介して該ワード線 に接続され、

該第2形のCMOS型SRAMセルの上記第4n MOSトランジスタのゲートが隣の該第1形の第3n MOSトランジスタのゲートと連続した配線になっており

該第1形のCMOS型SRAMセルの上記第4nMOSトランジスタのゲートがメタル配根を介して該ワード根に接続され

該第2形のCMOS型SRAMセルの上記第3nMOS 30 トランジスタのゲートが隣の該第1形の第4nMOSト ランジスタのゲートと連続した配根になっている。

ことを特徴とする請求項10記載の半導体装置。 【請求項12】 上記CMOS型SRAMセルは、上記 ピット根に平行なデータ線が配置され。

該ビット線の方向に連続して配置された複数の該CMO S型SRAMセル毎に該データ線が該ビット線に接続され

該データ線がCMOS型SRAMセルブロック間に配置されたデータバスに接続されている。

ことを特徴とする請求項10又は11記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CMOS型SRA Mセル及びこれを用いた半導体装置に関する。

[0002]

【従来の技術】との種のSRAMは、メモリセルがDRAMのような電荷保持型ではなくフリップフロップによる電流駆動型であるので、高速アクセスが可能であり、

キャッシュメモリとして用いられているが、マイクロブ ロセッサの高速化に伴い、より高速化が要求されてい ス

【0003】図10は、従来のSRAMセル1のバターン図である。図11(A)は、図10のレイアウトバターンに対応した国路図であり、図11(B)はこの回路の接続を分かり易くした一般的な回路図である。SRAMセル1は、pMOS領域2とnMOS領域3との間に素子分離領域4が形成され、素子分離領域4に平行にワード線WL、彗準電位供給線VSS及び電源電位供給線VCCが配置されている。中心線のみで示す一対のビット線BL及び*BLは、ワード線WLと直角な方向に沿って配置されている。pMOSトランジスタQP1とnMOSトランジスタQN1とでCMOSインバータが形成され、pMOSトランジスタQP2とnMOSトランジスタQN2とでもう1つのCMOSインバータが形成され、これちCMOSインバータがクロス接続されてフリップフロップが形成されている。

【りりり4】メタル配根S1~S4及び電源電位供給線 20 VCCはメタル配線第1層であり、基準電位供給線VS Sはメタル配線第2層であり、ピット線BL及び*BL はメタル配線第3層である。ボリシリコン配線G 1は、 pMOSトランジスタQP1及びnMOSトランジスタ QN1のゲートを含み、かつ、その一端部がコンタクト ホールを通ってpMOSトランジスタQP2のp型半導 体領域P2dに接続されている。ポリシリコン配線G2 は、pMOSトランジスタQP2及びnMOSトランジ スタQN2のゲートを含み、かつ、その一端部がコンタ クトホールを通ってn MOSトランジスタQN 1 のn型 半導体領域N l dに接続されている。pMOSトランジ スタQPlのp型半導体領域PldとnMOSトランジ スタQNlのn型半導体領域Nldとは、コンタクトホ ールを通ってメタル配線S1で接続され、pMOSトラ ンジスタQP2のp型半導体領域P2dとnMOSトラ ンジスタQN2のn型半導体領域N2dとは、コンタク ロホールを通ってメタル配線S2で接続さている。ま た、nMOSトランジスタQN1のn型半導体領域N1 sは、コンタクトホールを通りメタル配根S3で基準電 位供給線VSSに接続され、nMOSトランジスタQN 2のn型半導体領域N2sは、コンタクトホールを通り メタル配線S4で基準電位供給線VSSに接続されてい

【0005】SRAMセル」に書き込まれたデータを読み出す場合には、ピット線BL及び*BLが所定電位にプリチャージされ(又はプリチャージされずに)、次にフード線WLが高レベルにされてnMOSトランジスタQN3及びQN4がオンにされる。これにより、ピット線BLとピット線*BLとの間に電位差が生じ、誘動作防止のためこれが所定値以上になった後に、不図示のセンスアンプで増幅され、データバスを介して外部に取り

出される。 【0008】

[発明が解決しようとする課題] 従来のSRAMセル1は、pMOS領域2とnMOS領域3の間に素子分離領域4が形成され、素子分階領域4と直角な方向に沿ってビット根BL及び*BLが配置されているので、SRAMモルアレイにおいてはビット根BL及び*BLが長くなり、その容量及び抵抗が大きくなるため、データ読み出し速度の向上が制限される。データの言き込み速度についても同様である。

[0007]本発明の目的は、このような問題点に態み、アクセスを高速化することが可能なCMOS型SRAMセル及びこれを用いた半導体装置を提供するとにある。

[00008]

【課題を解決するための手段及びその作用効果】第1発明では、クロス接続された第1及び第2のnMOSトランジスタと、該第1及び第2のnMOSトランジスタのドレインと電源線との間にそれぞれ接続された第1及び第2のpMOSトランジスタとを備えたSRAMセルを20有する半導体装置において、該第1及び第2のnMOSトランジスタが形成される差板表面のnMOS形成領域及び該第1及び第2のpMOSトランジスタが形成される差板表面のpMOS形成領域の延在方向がそれぞれビット線の延在方向と平行である。

【0009】第<u>1発明によれば、上記帯成によりビッ</u>ト **根が従来よりも短くなるので、ビット線の容量及び抵抗** が低減され、CMOS型SRAMセルのアクセス速度が 従来よりも向上するという効果を奏する。 第2発明で は、電源電位供給線と基準電位供給線との間に第1 p M 30 OSトランジスタと第1nMOSトランジスタとが直列 接続され、該第1pMOSトランジスタのゲートと該第 1 n MOSトランジスタのゲートとが短絡された第1 C MOSインバータと、該電源電位供給線と該基準電位供 給核との間に第2pMOSトランジスタと第2nMOS トランジスタとが直列接続され、該第2pMOSトラン ジスタのゲートと試算2nMOSトランジスタのゲート とが短絡された第2CMOSインバータと、第1ビット **線と該第1ヵMOSトランジスタのドレインとの間に接** 続され、ゲートにワード線が接続された第3 nMOSト ランジスタと、第2ビット橡と該第2nMOSトランジ スタのドレインとの間に接続され、ゲートに該ワード線 が接続された第4nMOSトランジスタと、が半導体基 板に形成され、該第1pMOSトランジスタのゲートが 該第2nMOSトランジスタのドレインに接続され、該 第2 pMOSトランジスタのゲートが該第1 nMOSト ランジスタのドレインに接続されたCMOS型SRAM セルにおいて、該第1nMOSトランジスタと該第3n MOSトランジスタとが第1領域に配置され、該第2ヵ MOSトランジスタと該第4nMOSトランジスタとが 50

第2 傾域に配置され、該第1pMOSトランジスタと該第2pMOSトランジスタとが、該第1領域と該第2領域の間の第3領域に配置され、該第1領域と該第3領域との間及び該第2領域と該第3領域との間に宏テ分離領域が形成され、該第1ビット線及び該第2ビット線の方向が、該第1領域から該第2領域への長手方向と略直角である。

【0010】第2発明によれば、上記配置によりビット 根が従来よりも短くなるので、ビット物の容置及び抵抗 が低減され、CMOS型SRAMセルのアクセス速度が 従来よりも向上するという効果を奏する。第2発明の第 1整様では、上記第1nMOSトランジスタ、第4nM OSトランジスタ及び第1pMOSトランジスタがそれ それ上記第1領域、第2領域及び第3領域の上記長手方 向と略直角な方向の一端側に配置され、上記第3nMO Sトランジスタ、第2nMOSトランジスタ及び第2p MOSトランジスタがそれぞれ該第1領域、第2領域及 び第3領域の該長手方向と略直角な方向の他端側に配置 されている。

(0011) この第1底様によれば、第1nMOSトランジスタ及び第1pMOSトランジスタのゲートを含む配線が略直線になり、第2nMOSトランジスタ及び第2pMOSトランジスタのゲートを含む配線が略直線になるので、CMOS型SRAMセルの占有面積を抜くすることができるという効果を変する。第2発明の第2底様では、上記第1nMOSトランジスタと上記第3nMOSトランジスタとが主記長手方向と略直角な方向に型に体験域と該3nMOSトランジスタの一方のn型半導体領域とが共通領域であり、上記第2nMOSトランジスタの一方のn型半導体領域とが共通領域である。

[0012] この第2 底様によれば、上記第1 領域及び第2 領域がコンパクトになるので、CMOS型SRAMセルの占有回債を狭くすることができるという効果を養する。第2 発明の第3 底機では、上記第1 p MOSトランジスタが上記第3 領域内の上記第1 領域側に配置され、上記第2 p MOSトランジスタが該第3 領域内の上記第2 領域側に配置されている。

[0013] この第3旅程によれば、結合関係がより大きいトランジスタ間が対向する位置に存在するので、CMOS型SRAMセル内での妻子間配路長が短くなり、CMOS型SRAMセルの占有面積を狭くするととができるという効果を奏する。第2発明の第4懸様では、上記第1nMOSトランジスタのゲートと上記第1pMOSトランジスタのゲートとが1本の第1ポリシリコン配銀で連続しており、該第1ポリシリコンがコンタクトホールを連って上記第2pMOSトランジスタのドレイン

に接続され、上記第2nMOSトランジスタのゲートと 上記第2pMOSトランジスタのゲートとが1本の第2 ポリンリコン配除で連続しており、該第2ポリンリコン がコンタクトホールを通って上記第1pMOSトランジ スタのドレインに接続されている。

【0014】この第4意様によれは、ボリシリコンによる配線が効率的に行われるという効果を奏する。第2発明の第5意様では、上記CMOS型SRAMセルは矩形であり、上記長手方向は該矩形の長手方向であり、上記第1領域及び第2領域はそれぞれ該矩形の長手方向一端 10側及び他端側であり、上記第3領域は該矩形の中央部である。

【0015】第2発明のCMOS型SRAMセルは矩形に限定されないが、矩形はビット根を短くするのに有利であるので、第<u>5</u> 悠様によれば、ビット根をより短くするととかできるという効果を変する。第2発明の第6 悠様では、上記第3領域に上記長手方向と略直角な方向に沿って上記電源電位供給線が配置され、上記矩形の長手方向に対向する辺の各々に沿って上記基準電位供給線が配置され、該長手方向に沿って上記基準電位供給線が配置され、該長手方向に沿って上記表準電位供給線が配置され、該長手方向に沿って上記表準電位供給線が

【0016】との第6機様によれば、電源配根がワード根と直角な方向に沿って配置されているので、SRAMにおいて1つのワード根を選択した場合に、このワード根に沿った各SRAMセルについて一対の電源配限から国上が供給され、高源配根信を広くしたのと同じ効果が得られ、電源電圧の変動が従来よりも低減されてノイズ研性が向上するという効果を表する。

【0017】第2発明の第7底様では、上記第1~4nMOSトランジスタ並びに上記第1及び第2pMOSトランジスタは、上記矩形の中央点について暗点対称に配置されている。との第7監様によれば、SRAM製造において、該対称性により再光パターンの処理が簡単になるという効果を要する。また、第1及び第2のCMOSインバータの形が同じになるので、助ほが安定する。

【0018】第2発明の第8ន様は、請求項1万至8のいずれか1つに記載のCMOS型SRAMセルが格子状に配置されたメモリセルアレイと、該メモリセルアレイに対しデータの書き込み及び読み出しを行うための周辺回路と、を有する半導体装置である。

【0019】第2発明の第9機様では、上記第75様の CMOS型SRAMセルを有し、該CMOS型SRAM セルは、上記矩形の長手方向の一辺を共通にして配置し たときに該一辺について互いに根対称な第1形と第2形 とが在り、上記メモリセルアレイは、該第1形のCMO S型SRAMセルと該第2形のCMOS型SRAMセル とが該長手方向及び該長手方向と直角な方向について交 互に配置され、該矩形の該長手方向にワード線が配置さ れ、該第1形のCMOS型SRAMセルの上記第3nM OSトランジスタのゲートがメタル配牌を介して該ワー 50 F線に接続され、該第2形のCMOS型SRAMセルの上記第4nMOSトランジスタのゲートが隣の該第1形の第3nMOSトランジスタのゲートと連続した配線になっており、該第1形のCMOS型SRAMセルの上記第4nMOSトランジスタのゲートがメタル配線を介して該ワード線に接続され、該第2形のCMOS型SRAMセルの上記第3nMOSトランジスタのゲートと連続した配線になっている。

【0020】この第9監視によれば、上記模対称性によりピット根方向に隣り合うCMOS型SRAMセルの一方の空を領域を他方のワード根接続領域として有効利用することができるので、CMOS型SRAMセルアレイの高呆信化が可能となるという効果を要する。第2発明の第10ន様では、上記CMOS型SRAMセルは、上記ピット根に平行なデータ線が配置され、該ピット根の方向に連続して配置された複数の該CMOS型SRAMセル毎に該データ根が該ピット根に接続され、該データ根がCMOS型SRAMセルブロック間に配置されたデータバスに接続されている。

【0021】ビット根は各SRAMセルで転送ゲートに接続されているので負荷が比較的大きいが、該データ根にはこのような負荷がない。この第10窓様では、該ビット線の方向に連続して配置された複数のCMOS型SRAMセル毎に該データ線がはビット線に接続され、該データ線がCMOS型SRAMセルブロック間に配置されたデータバスに接続されているので、データバスと直角方向のメモリセル数を従来よりも多くすることができ、これによりデータバスの長さを従来よりも短くでき、その分、データバスの東有面積を狭くすることができるという効果を奏する。

[0022]

【発明の実施の形感】以下、図面に基づいて本発明の一 実施形態を説明する。図1(A)は第1形SRAMセル 10の無暗パターンを示しており、図1(B)は第2形 SRAMセル20の無路パターンを示している。第1形 SRAMセル10及び第2形SRAMセル20はいずれ も、回路としては図11(B)に示す従来回路と同一で あるが、レイアウトパターンが図10のそれと異なり、

矩形の短い辺に平行に沿って一対のビット線BLとビット線*BLとが配置されている。ワード線WLは、SRAMセルの長い辺に平行になっている。

【0023】図2~7において、図10及び図11中の 素子と対応する素子には、パターンの形が異なっていても、対応付けを容易にするために同一符号を付している。また、第1形SRAMセル10と第2形SRAMセル20とで対応する葉子にも同一符号を付している。図2(A)は、第1形SRAMセル10の半導体領域(拡散層)及びボリシリコン配線のパターン図であり、図2(B)は図2(A)のIIB-IIB線に沿った断面図であ

る。図3(A)は、図2(A)のパターンに、メタル配 根第1層の配牌パターンを重ね合わせたパターン図であ る。図3(B)は、図3(A)のパターンに、メタル配 根第2層の配牌パターンを重ね合わせたパターン図であ る。図6(A)は、図3(B)のレイアウトパターンに 対応した回路図である。第1形SRAMセル10の長い 辺及び短い辺に平行な方向をそれぞれ図示X方向及びY 方向とする。

【0024】図2 (A) において、図10との関係で は、pMOS領域12はpMOS領域2に対応し、nM 10 OS領域13A及び13BはnMOS領域3に対応し、 素子分離領域14A及び14Bは素子分離領域4に対応 している。すなわち、第1形SRAMセル10のX方向 について、中央部にpMOS領域12が配置され、一端 側及び他端側にそれぞれnMOS領域13A及び13B が配置され、pMOS領域12とnMOS領域13Aと の間及びpMOS領域12とnMOS領域13Bとの間 にそれぞれ素子分離領域14A及び14Bが形成されて いる。nMOS領域13A及び13Bはそれぞれ、図2 (B) に示す如く、n型半導体基板 15のp型ウエル 1 6内及び17内に形成されている。これに対しpMOS 領域12は、n型半導体参板15の表面部に形成されて いる。フィールド酸化膜148及び14bはそれぞれ、 素子分離領域14A及び14Bの一部である。

【0025】pMOS領域12にはpMOSトランジスタQP1とpMOSトランジスタQP2とが形成され、nMOS領域13AにはnMOSトランジスタQN1とnMOSトランジスタQN3とが形成され、nMOS領域13BにはnMOSトランジスタQN2とnMOSトランジスタQN4とが形成されている。pMOSトランジスタQP1とnMOSトランジスタQP1とでフリップフロップの一方のCMOSインバータが構成され、pMOSトランジスタQN2とでフリップフロップの他方のCMOSインバータが構成される。nMOSトランジスタQN3及びQN4はいずれも転送ゲートである。

【0026】図2(A)のパターンは、第1形SRAMセル10の中央点について点対称である。これにより、SRAM製造において、露光パターンの処理が簡単になる。同図において、符号中のs及びdはそれぞれソース領域及びドレイン領域であることを示し、符号の先頭のP及びNはそれぞれp型半導体領域及びn型半導体領域であることを示し、符号中の中間部の数字はトランジスタの符号中の数字と一致している。

4のゲートはそれぞれ、ボリシリコン配根G20. G10 W10及びW20の一部である。pMOSトランジスタQP2のp型半導体領域P2s及びP2dはそれぞれpMOSトランジスタQP1のp型半導体領域P1s及びP1dに対応している。nMOSトランジスタQN1は、n型半導体領域N1s及びN1dと、これらの間のチャンネル領域と、チャンネル領域の上方にゲート酸化酸を介して配置されたゲートとを備えている。nMOSトランジスタQN2~QN4についてもnMOSトランジスタQN1と同様である。

10

【0028】nMOSトランジスタQN1とpMOSト ランジスタQP1とがY方向の一方側に配置されている ので、ボリシリコン配線G10が昭直線となり、同様 に、nMOSトランジスタQN2とpMOSトランジス タQP2とが第1形SRAMセル10のY方向他端側に 配置されているので、ポリンリコン配線G20が略直線 となっている。nMOSトランジスタQN I とnMOS トランジスタQN3とは、n型半導体領域N1dが共通 でY方向に配置され、nMOSトランジスタQN2とn 20 MOSトランジスタQN4とは、n型半導体領域N2 d が共通でY方向に配置されている。また、pMOSトラ ンジスタQP1及びQP2がそれぞれpMOS領域12 のnMOSトランジスタQN1側及びnMOSトランジ スタQN2側に配置されている。これらのことは、第1 形SRAMセル1()のY方向の幅を短くし且つ第1形S RAMセル10の占有面積を狭くするのに寄与してい

【0029】図3(A)では、複雑化を避けるため図2(A)中の行号を省略している。図3(A)のパターンの においても、図2(A)と同様に第1形SRAMセル1の中央点について点対称である。メタル配線G11及びG21は上記2つのインバータ間のクロス接続に用いられている。すなわち、ポリシリコン配線G20の一端とn型半導体領域N1dとの間が、コンタクトホールCa1及びCa2を通ってメタル配線G21で接続され、ポリンリコン配線G10の一端とn型半導体領域N2dとの間が、コンタクトホールCb1及びCb2を通ってメタル配線G11で接続されている。

【0030】電源配線については、第1形SRAMセル10のX方向中央部に電源電位供給線VCCが配置され、第1形SRAMセル10のX方向一端部及び他端部にそれぞれ基準電位供給線VSS11及びVSS12が配置されている。これら電源配線VCC、VS11及びVSS12はいずれもY方向と平行になっている。電源電位供給線VCCは、コンタクトホールCc1及びCc2を通ってそれぞれ下方のp型半導体領域P1s及びP2sに接続されている。基準電位供給線VSS11及びVSS12はいずれも、関合うSRAMセル10の境界線に一致している。基準電位供給線VSS11はコンタ

11

クトホールCdlを通って下方のn型半導体領域Nlsに接続され、基準電位供給線VSSl2はコンタクトホールCd2を通って下方のn型半導体領域N2sに接続されている。

【0031】メタル配線B11、B21、W11及びW21はいずれも下層と上層との間を接続するための中間的な配根である。メタル配線B11は、コンタクトホールCa3を通って下方のn型半導体領域N3に接続され、メタル配線B21はコンタクトホールCり3を通って下方のn型半導体領域N4に接続され、メタル配線W11はコンタクトホールCe1を通って下方のボリシリコン配線W10に接続され、メタル配線W20に接続されている。

【0032】図3(B)では、複雑化を運けるため図2 (A)及び図3(A)中の符号を省略している。図3 (B)のパターンにおいても、図3(A)と同様に第1 形SRAMセル10の中央点について点対称である。 常 源配換の配線幅を狭くして集積度を高めるために、基準 尾位供給線VSS21及びVSS22がそれぞれ差準電 位供給線VSS11及びVSS12の真上に配置されて いる。一対のピット級BL及び*BLはそれぞれ、基準 **電位供給根VSS21及びVSS22でシールドしてノ** イズを低減するために、益準常位供給線VSS21及び VSS22の近くにこれらと平行に配置されている。ビ ット線B Lは、コンタクトホールCa4を通って下方の メタル配線Bllに接続され、ピット線×Blは、コン タクトホールCb4を通って下方のメタル配線B21に 接続されている。また、電源電位供給線VCCの両側に 電源電位供給線VCCに沿ってデータ線DL及び*DL が配置され、これらは電源電位供給線VCCによりシー ルドされてノイズが低減されている。なお、図6及び図 7ではデータ線DL及び*DLを省略している。

[0033]メタル配根W12及びW22はいずれも下 層と上層との間を接続するための中間的な配線である。 メタル配線W12は、コンタクトホールCe2を通って 下方のメタル配線W11に接続され、コンタクトホール Ce3を通って上方のワード根ΨLに接続されている。 ワード線型しは、第3配線層であり、パターンの複雑化 を選けるためにその中心線のみを示している。同様に、 メタル配線W22は、コンタクトホールC12を通って 下方のメタル配線W11に接続され、コンタクトホール Cf3を通って上方のワード根WLに接続されている。 【0034】図4は第2形SRAMセル20のパターン 図であり、このパターンは、図3(B)の第1形SRA Mセル】()のパターンをX方向中央線(WLの中央線) について根対称にし、メタル配根W12、W22、W1 1及び♥21を除去し、かつ、ポリシリコン配線♥10 及びW20のセル中央側端部を除去したものとなってい る。この対称性により、空き領域21及び22が第1形 50

SRAMセル10との関係で有効利用され、パターンの 短幅化が図られている。

12

【0035】すなわち、第1形SRAMセル10と第2 形SRAMセル2()とを、パターン境界である点線を一 致させて、図5に示す如くビット様方向へ並置すると、 メタル配線W21及びW22が図4の空き領域22に配 置される。空き領域21には、図5の下方に第1形SR AMセル10を並置することにより、第1形SRAMセ ル10のメタル配根型11及び型12が入り込む。第2 形SRAMセル2(1のポリシリコン配検W3及びW4 は、次のようにして第2形SRAMセル20上のワード 線型しに接続される。 すなわち、第2形SRAMセル2 ()の長手方向両側に第2形SRAMセル2()と隣合うよ うに第1形SRAMセル10を配置する。 これにより第 1形SRAMセル1(1のポリシリコン配線W20が第2 形SRAMセル20のポリンリコン配線W3に接続さ れ、ポリシリコン配線W3がポリシリコン配線W20を 介して第2形SRAMセル20のワード線WLに接続さ れる。同様に、第1形SRAMセル10のポリンリコン 配検型10が第2形SRAMセル20のW4に接続さ れ、ポリシリコン配線W4がポリシリコン配線W10を 介して第2形SRAMセル20のワード線WLに接続さ

【0036】このような配置及びワード線WLの接続を図】(C)に示す。セルアレイ30は、第1形SRAMセル10と第2形SRAMセル20とがX方向及びY方向について互いに隣合うように境界線を一致させて格子状に配置されている。この図から、第2形SRAMセル20のポリシリコン配線W3及びW4のワード線WLへの接続を容易に理解することができる。BL0~BL3及び*BL0~*BL3はビット線であり、WL0~WL3はワード線である。

【0037】本実施形態によれば、図2(A)に示す如くnMOS領域13AとnMOS領域13Bとの間にpMOS領域13Aから13Bへの方向と直角な方向にピット線が配置されているので、SRAMセル当たりのピット線長を従来よりも短くすることができ、これにより、ピット線の容量及び抵抗が低減され、半導体装置のアクセス速度が従来よりも向上する。

【0038】また、図10のSRAMセルでは電源電位 供給線VCC及び基準電位供給線VSSがワード線WL と平行であるので、SRAMにおいて1つのワード線W Lを選択した場合に、選択されたワード線WLに沿った SRAMセルには一対の電源電位供給線VCC及び基準 電位供給線VSSから電圧が供給される。これに対し、 図1(C)では、電源配線がワード線と直角な方向に沿って配置されているので、1つのワード線を選択した場合に、このワード線に沿った各SRAMセルについて一 対の電源配線から電圧が供給されるので、電源配線幅を よりも低減されてノイズ耐性が向上する。 【0039】図8 (A)は、本実施形態でのSRAMセ ルアレイ中でのデータバスDBの配置を示し、図8 (B) は従来のSRAMセルアレイ中でのデータバスD BAの配置を示す。従来ではセルアレイブロック30A の一端部でピット根をデータバスDBAに接続していた が、本実施例では2つのセルアレイブロック30年にア レイブロック30の外端部においてビット級BL及び* Bしをそれぞれデータ線Dし及び*Dしに接続してい る。ビット線BL及び*BLは各SRAMセルで転送ゲ ートに接続されているので負荷が比較的大きいが、デー 夕線 D L 及び * D L にはこのような負荷はない。このた め、データバスDBと直角方向のメモリセル数を従来よ りも多くすることができ、これによりデータバスDBの 長さを従来よりも短くでき、その分、データバスDBの 専有面積を狭くすることができ、記憶容量が従来よりも 増加する。図3(B)に示す如く、データ線Dし及び米 Dしは、pMOS領域12上の空き部分に配置されてい

【0040】なお、本発明には外にも種々の変形例が含 まれる。例えば、上記実施形態ではセル外形が矩形であ る好ましい場合を説明したが、本発明の効果はSRAM セルの外形が矩形でなくても得られ、SRAMセルは例 えば図9 (A) ~ (C) に示すような外形であってもよ い。また、コンタクトホール下部にローカルインターコ ネクトを用いることにより、図3(B)中のビット根B Lを基準電位供給線VSS21側のnMOSトランジス タQN1及びQN3上に配置して、セルのX方向長さを 30 短縮することも可能である。

るので、データ線DL及び*DLによるセル面積増大は 20

【0041】さらに、図3(A)ではコンタクトホール Calの位置でメタル配線G21、ポリシリコン配線G 20及びp型半導体領域Pldの間を接続しているが、 コンタクトホールCe2及びCe3のように、メタル配 線G21とポリシリコン配線G20との間及びポリシリ コン配線G20とp型半導体領域Pldとの間を互いに 異なる位置でコンタクトホールを通って接続することに より、配根層の凹凸を低減させて信頼性を向上させるよ うにしてもよい。

【りり42】また、データ線DL及び*DLを備えない 構成であってもよいことは勿論である。

【図面の簡単な説明】

迅けられる。

【図1】(A)は第1形SRAMセルの徴略パターン 図、(B)は第2形SRAMセルの概略パターン図、 (C)は第1形及び第2形のSRAMセルが交互に配置 されたセルアレイの観昭パターン図である。

【図2】(A)は第1形SRAMセルの半導体領域及び ポリシリコン配線のパターン図。(B)は(A)中のII B-IIB線に沿った断面図である。

14

【図3】(A)は図2(A)のパターンにメタル配線第 1層の配線パターンを登ね合わせたパターン図. (B) は(A)のパターンにメタル配線第2層の配線パターン を重ね合わせたパターン図である。

【図4】第2形SRAMセルのパターン図である。

【図5】第1形SRAMセルと第2形SRAMセルとが 10 ビット級方向へ並置されたパターン図である。

【図6】(A)は図3(B)のレイアウトパターンに対 応した回路図。(B)は図4のレイアウトパターンに対 応した回路図である。

【図7】図5のレイアウトバターンに対応した回路図で

【図8】(A)は本実施形態のSRAMセルアレイ中で のデータバスの配置図であり、(B)は従来のSRAM セルアレイ中でのデータバス配置図である。

【図9】 (A) ~ (C) はSRAMセルの変形例を示す セル外形図である。

【図10】従来のSRAMセルのパターン図である。 【図】】】(A)は図10のレイアウトバターンに対応 した回路図であり、(B)は(A)の接続を分かり易く した一般的な回路図である。

【符号の説明】

10 第1形SRAMセル

12 pMOS領域

13A、13B nMOS領域

14A、14B 蒙子分離領域

14a、14b フィールF酸化膜

15 n型半導体基板

16.17 p型ウエル

20 第2形SRAMセル

30 セルアレイブロック

QP1、QP2 pMOSトランジスタ・

QN1~QN4 nMOSトランジスタ Pls、Pls. Pld. Pld p型半導体領域

N1s, N1d. N2s. N2d, N3, N4 n型半 導体領域

40 Gl. G2、G10、G20、W10. W20 ポリシ リコン配線

S1~S4, B11, B21, W11, W21, W1

2. 〒22 メタル配線

BL. *BL ビット線

DL. *DL データ根

WL ワード線

DB. DBA データバス

2000/06/01


特開平9-270468

【図】】 (A) は第1形SRAMセルの塩略パターン図、 (B) は第2形SRAMセルの塩略パターン図、 (C) は第1形及び第2形のSRAMセルが交互に 配置されたセルエレイの概略ペターン図 (A)は第一形SRAMセルの半導体領域及びポリシリコン配線のパターン図、(B)は(A)中のBB~BB結断面図 (C) 3 ê 【図9】 [図10] (A)~(C)はSRAMセルの変形例を示すセル外形図 従来のSRAMセルのパターン図 (A) **(B)** (C)

(9)


【図3】

(人) は図2 (A) のパテーンにノテル配換第1月の配権 パテーンを重ね合わせたパテーン図.(B) は (A) のパテーン以 ノテル配添第2回の配袖パテーンを重ね合わせたパテーン図 ☆ ☆ ☆



[図4]

早2形SRAMセルのパターン図




(11)

特騎平9-270468


(図5)

第【杉SRAMセルと第2形SRAMセルとがピット級方向で 並置されたパターン図



[図6]

(A)は図3(8)のレイてつりパターンに対応した回路図 (B)は図4のレイアクリパターンに対応した回路図




(12)

特開平9-270468


[図7]

図5のレイアフトパターンに対応した図路図



[图8]


(A)は本実施形態のSRAMセルアレイ中での データパスの配置因、 (B)は従来のSRAMセルアレイ中での ポータパスの配置因、




特闘平9-270468

(図11)

(A)は図10のレイブウトペターンに対応した回路図、 (B)は(A)の接続を分かり易くした一般的な回方図





	•	~	
			•
			*
			••
			-
•			
3			